Microprocesseur - Configuration 8086 broches
8086 était le premier microprocesseur 16 bits disponible en puce DIP (Dual Inline Package) à 40 broches. Voyons maintenant en détail la configuration des broches d'un microprocesseur 8086.
Schéma des broches 8086
Voici le schéma des broches du microprocesseur 8086 -
Parlons maintenant des signaux en détail -
Power supply and frequency signals
Il utilise une alimentation 5 V CC sur la broche 40 de V CC et la masse sur les broches 1 et 20 de V SS pour son fonctionnement.
Clock signal
Le signal d'horloge est fourni via la broche 19. Il fournit au processeur la synchronisation des opérations. Sa fréquence est différente selon les versions, à savoir 5MHz, 8MHz et 10MHz.
Address/data bus
AD0-AD15. Il s'agit de 16 bus d'adresses / de données. AD0-AD7 transporte des données d'octet d'ordre inférieur et AD8AD15 transporte des données d'octet d'ordre supérieur. Pendant le premier cycle d'horloge, il porte une adresse de 16 bits et après cela, il transporte des données de 16 bits.
Address/status bus
A16-A19 / S3-S6. Ce sont les 4 bus d'adresse / état. Pendant le premier cycle d'horloge, il transporte une adresse de 4 bits et plus tard il transporte des signaux d'état.
S7/BHE
BHE signifie Bus High Enable. Il est disponible sur la broche 34 et utilisé pour indiquer le transfert de données à l'aide du bus de données D8-D15. Ce signal est faible pendant le premier cycle d'horloge, par la suite il est actif.
Read($\overline{RD}$)
Il est disponible sur la broche 32 et est utilisé pour lire le signal pour l'opération de lecture.
Ready
Il est disponible sur la broche 22. C'est un signal d'acquittement des dispositifs d'E / S que les données sont transférées. C'est un signal haut actif. Lorsqu'il est élevé, cela indique que l'appareil est prêt à transférer des données. Lorsqu'il est bas, il indique l'état d'attente.
RESET
Il est disponible sur la broche 21 et permet de redémarrer l'exécution. Cela oblige le processeur à mettre immédiatement fin à son activité actuelle. Ce signal est actif haut pendant les 4 premiers cycles d'horloge pour RÉINITIALISER le microprocesseur.
INTR
Il est disponible sur la broche 18. Il s'agit d'un signal de demande d'interruption, qui est échantillonné pendant le dernier cycle d'horloge de chaque instruction pour déterminer si le processeur a considéré cela comme une interruption ou non.
NMI
Il signifie interruption non masquable et est disponible sur la broche 17. Il s'agit d'une entrée déclenchée par front, qui provoque une demande d'interruption au microprocesseur.
$ \ overline {TEST} $
Ce signal est comme l'état d'attente et est disponible sur la broche 23. Lorsque ce signal est haut, le processeur doit attendre l'état IDLE, sinon l'exécution continue.
MN/$\overline{MX}$
Il signifie Minimum / Maximum et est disponible sur la broche 33. Il indique dans quel mode le processeur doit fonctionner; quand il est élevé, il fonctionne en mode minimum et vice-aversa.
INTA
C'est un signal et un identifiant d'acquittement d'interruption disponibles sur la broche 24. Lorsque le microprocesseur reçoit ce signal, il acquitte l'interruption.
ALE
Il représente le verrou de validation d'adresse et est disponible sur la broche 25. Une impulsion positive est générée chaque fois que le processeur commence une opération. Ce signal indique la disponibilité d'une adresse valide sur les lignes d'adresse / de données.
DEN
Il signifie Data Enable et est disponible sur la broche 26. Il est utilisé pour activer le Transreceiver 8286. Le Transreceiver est un appareil utilisé pour séparer les données du bus d'adresse / de données.
DT/R
Il représente le signal de transmission / réception de données et est disponible sur la broche 27. Il décide de la direction du flux de données à travers l'émetteur-récepteur. Lorsqu'il est élevé, les données sont transmises et vice-versa.
M/IO
Ce signal est utilisé pour faire la distinction entre les opérations de mémoire et d'E / S. Lorsqu'il est élevé, il indique le fonctionnement des E / S et lorsqu'il est bas, il indique le fonctionnement de la mémoire. Il est disponible à la broche 28.
WR
Il représente le signal d'écriture et est disponible sur la broche 29. Il est utilisé pour écrire les données dans la mémoire ou le périphérique de sortie en fonction de l'état du signal M / IO.
HLDA
Il représente le signal d'accusé de réception Hold et est disponible sur la broche 30. Ce signal acquitte le signal HOLD.
HOLD
Ce signal indique au processeur que des périphériques externes demandent à accéder aux bus d'adresse / de données. Il est disponible à la broche 31.
QS1 and QS0
Ce sont des signaux d'état de la file d'attente et sont disponibles aux broches 24 et 25. Ces signaux fournissent l'état de la file d'attente d'instructions. Leurs conditions sont indiquées dans le tableau suivant -
| QS 0 | QS 1 | Statut |
|---|---|---|
| 0 | 0 | Pas d'opération |
| 0 | 1 | Premier octet de l'opcode de la file d'attente |
| 1 | 0 | Vider la file d'attente |
| 1 | 1 | Octet suivant de la file d'attente |
S0, S1, S2
Ce sont les signaux d'état qui fournissent l'état de fonctionnement, qui est utilisé par le contrôleur de bus 8288 pour générer des signaux de commande de mémoire et d'E / S. Ceux-ci sont disponibles aux broches 26, 27 et 28. Le tableau suivant montre leur état -
| S 2 | S 1 | S 0 | Statut |
|---|---|---|---|
| 0 | 0 | 0 | Acquittement d'interruption |
| 0 | 0 | 1 | Lecture d'E / S |
| 0 | 1 | 0 | E / S écriture |
| 0 | 1 | 1 | Arrêt |
| 1 | 0 | 0 | Récupération de l'opcode |
| 1 | 0 | 1 | Lecture de la mémoire |
| 1 | 1 | 0 | Écriture en mémoire |
| 1 | 1 | 1 | Passif |
LOCK
Lorsque ce signal est actif, il indique aux autres processeurs de ne pas demander à la CPU de quitter le bus système. Il est activé en utilisant le préfixe LOCK sur n'importe quelle instruction et est disponible à la broche 29.
RQ/GT1 and RQ/GT0
Ce sont les signaux Request / Grant utilisés par les autres processeurs demandant à la CPU de libérer le bus système. Lorsque le signal est reçu par la CPU, il envoie un accusé de réception. RQ / GT 0 a une priorité plus élevée que RQ / GT 1 .