Conception VLSI - Onduleur MOS

L'onduleur est véritablement le noyau de toutes les conceptions numériques. Une fois que son fonctionnement et ses propriétés sont clairement compris, la conception de structures plus complexes telles que des portes NAND, des additionneurs, des multiplicateurs et des microprocesseurs est considérablement simplifiée. Le comportement électrique de ces circuits complexes peut être presque entièrement dérivé en extrapolant les résultats obtenus pour les onduleurs.

L'analyse des onduleurs peut être étendue pour expliquer le comportement de portes plus complexes telles que NAND, NOR ou XOR, qui à leur tour forment les blocs de construction de modules tels que les multiplicateurs et les processeurs. Dans ce chapitre, nous nous concentrons sur une seule incarnation de la porte de l'onduleur, à savoir l'onduleur CMOS statique - ou l'onduleur CMOS, en bref. C'est certainement le plus populaire actuellement et mérite donc notre attention particulière.

Principe d'opération

Le symbole logique et la table de vérité de l'onduleur idéal sont indiqués dans la figure ci-dessous. Ici, A est l'entrée et B est la sortie inversée représentée par leurs tensions de nœud. En utilisant une logique positive, la valeur booléenne de la logique 1 est représentée par V _dd et la logique 0 est représentée par 0. V _th est la tension de seuil de l'onduleur, qui est V _dd / 2, où V _dd est la tension de sortie.

La sortie est commutée de 0 à V _dd lorsque l'entrée est inférieure à V _th . Ainsi, pour 0 <V _in <V _e sortie est égal à l'entrée logique 0 et V _th <V _in <V _dd est égal à l'entrée logique 1 pour le variateur.

Les caractéristiques indiquées sur la figure sont idéales. La structure de circuit généralisée d'un onduleur nMOS est illustrée dans la figure ci-dessous.

À partir de la figure donnée, nous pouvons voir que la tension d'entrée de l'onduleur est égale à la tension grille-source du transistor nMOS et la tension de sortie de l'onduleur est égale à la tension drain-source du transistor nMOS. La tension source-substrat de nMOS est également appelée pilote pour transistor qui est mis à la terre; donc V _SS = 0. Le nœud de sortie est connecté avec une capacité localisée utilisée pour VTC.

Inverseur de charge résistive

La structure de base d'un onduleur à charge résistive est illustrée dans la figure ci-dessous. Ici, le type d'amélioration nMOS agit comme le transistor pilote. La charge est constituée d'une résistance linéaire simple , R _L . L'alimentation du circuit est V _DD et le courant de drain I _D est égal au courant de charge _R .

Fonctionnement du circuit

Lorsque l'entrée du transistor de commande est inférieure à la tension de seuil V _TH (V _en <V _TH ), le transistor de commande est dans la zone de coupure et ne conduit aucun courant. Ainsi, la chute de tension aux bornes de la résistance de charge est nulle et la tension de sortie est égale à la V _DD . Maintenant, lorsque la tension d'entrée augmente encore, le transistor pilote commencera à conduire le courant non nul et le nMOS passera dans la région de saturation.

Mathématiquement,

$$ I_ {D} = \ frac {K_ {n}} {2} \ gauche [V_ {GS} -V_ {TO} \ droite] ^ {2} $$

En augmentant davantage la tension d'entrée, le transistor d'attaque entrera dans la région linéaire et la sortie du transistor d'attaque diminuera.

$$ I_ {D} = \ frac {K_ {n}} {2} 2 \ gauche [V_ {GS} -V_ {TO} \ droite] V_ {DS} -V_ {DS} ^ {2} $$

VTC de l'onduleur de charge résistive, illustré ci-dessous, indique le mode de fonctionnement du transistor pilote et les points de tension.

Onduleur avec charge MOSFET de type N

Le principal avantage de l'utilisation du MOSFET comme dispositif de charge est que la zone de silicium occupée par le transistor est inférieure à la zone occupée par la charge résistive. Ici, le MOSFET est une charge active et l'onduleur à charge active donne de meilleures performances que l'onduleur à charge résistive.

Amélioration de la charge NMOS

Deux onduleurs avec dispositif de charge de type amélioré sont représentés sur la figure. Le transistor de charge peut fonctionner soit, dans la région de saturation, soit dans la région linéaire, en fonction de la tension de polarisation appliquée à sa borne de grille. L'onduleur de charge d'amélioration saturée est illustré sur la fig. (une). Elle nécessite une seule alimentation en tension et le processus de fabrication simple et donc V _OH est limitée au V _DD - V _T .

L'onduleur de charge à amélioration linéaire est illustré à la fig. (b). Il fonctionne toujours en région linéaire; donc le niveau de V _OH est égal à V _DD .

L'onduleur de charge linéaire a une marge de bruit plus élevée par rapport à l'onduleur d'amélioration saturé. Mais, l'inconvénient de l'onduleur à amélioration linéaire est qu'il nécessite deux alimentations séparées et les deux circuits souffrent d'une dissipation de puissance élevée. Par conséquent, les onduleurs d'amélioration ne sont utilisés dans aucune application numérique à grande échelle.

Charge d'épuisement NMOS

Les inconvénients de l'inverseur de charge d'amélioration peuvent être surmontés en utilisant un inverseur de charge d'épuisement. Comparé à l'inverseur de charge d'amélioration, l'inverseur de charge d'épuisement nécessite quelques étapes de fabrication supplémentaires pour que l'implant de canal ajuste la tension de seuil de charge.

Les avantages de l'onduleur de charge d'épuisement sont: une transition VTC nette, une meilleure marge de bruit, une alimentation électrique unique et une zone d'implantation globale plus petite.

Comme le montre la figure, la porte et la borne source de la charge sont connectées; Donc, V _GS = 0. Ainsi, la tension de seuil de la charge est négative. Par conséquent,

$$ V_ {GS, load}> V_ {T, load} $$ est satisfait

Par conséquent, le dispositif de charge a toujours un canal de conduction quel que soit le niveau de tension d'entrée et de sortie.

Lorsque le transistor de charge est dans la région de saturation, le courant de charge est donné par

$$ I_ {D, load} = \ frac {K_ {n, load}} {2} \ left [-V_ {T, load} \ left (V_ {out} \ right) \ right] ^ {2} $ $

Lorsque le transistor de charge est dans la région linéaire, le courant de charge est donné par

$$ I_ {D, charge} = \ frac {K_ {n, charge}} {2} \ left [2 \ left | V_ {T, charge} \ left (V_ {out} \ right) \ right |. \ Left (V_ {DD} -V_ {out} \ right) - \ left (V_ {DD} -V_ {out} \ right) ) ^ {2} \ droite] $$

Les caractéristiques de transfert de tension de l'onduleur de charge d'appauvrissement sont indiquées dans la figure ci-dessous -

Inverseur CMOS - Circuit, fonctionnement et description

Le circuit inverseur CMOS est illustré sur la figure. Ici, les transistors nMOS et pMOS fonctionnent comme des transistors pilotes; lorsqu'un transistor est activé, l'autre est désactivé.

Cette configuration s'appelle complementary MOS (CMOS). L'entrée est connectée à la borne de grille des deux transistors de sorte que les deux peuvent être commandés directement avec des tensions d'entrée. Le substrat du nMOS est connecté à la terre et le substrat du pMOS est connecté à l'alimentation, V _DD .

Donc V _SB = 0 pour les deux transistors.

$$ V_ {GS, n} = V_ {dans} $$

$$ V_ {DS, n} = V_ {out} $$

Et,

$$ V_ {GS, p} = V_ {in} -V_ {DD} $$

$$ V_ {DS, p} = V_ {out} -V_ {DD} $$

Lorsque l 'entrée de nMOS est inférieure à la tension de seuil (V _in <V _{TO, n} ), le nMOS est coupé et pMOS est dans la région linéaire. Ainsi, le courant de drain des deux transistors est nul.

$$ I_ {D, n} = I_ {D, p} = 0 $$

Par conséquent, la tension de sortie V _OH est égale à la tension d'alimentation.

$$ V_ {out} = V_ {OH} = V_ {DD} $$

Lorsque la tension d'entrée est supérieure à V _DD + V _{TO, p} , le transistor pMOS est dans la région de coupure et le nMOS est dans la région linéaire, de sorte que le courant de drain des deux transistors est nul.

$$ I_ {D, n} = I_ {D, p} = 0 $$

Par conséquent, la tension de sortie V _OL est égale à zéro.

$$ V_ {out} = V_ {OL} = 0 $$

Le nMOS opère dans la région de saturation si V _en > V _TO et si les conditions suivantes sont satisfaites.

$$ V_ {DS, n} \ geq V_ {GS, n} -V_ {TO, n} $$

$$ V_ {out} \ geq V_ {in} -V_ {TO, n} $$

Le pMOS fonctionne dans la région de saturation si V _dans <V _DD + V _{TO, p} et si les conditions suivantes sont satisfaites.

$$ V_ {DS, p} \ leq V_ {GS, p} -V_ {TO, p} $$

$$ V_ {out} \ leq V_ {in} -V_ {TO, p} $$

Pour différentes valeurs de tensions d'entrée, les régions de fonctionnement sont répertoriées ci-dessous pour les deux transistors.

Région	V dans	V sur	nMOS	pMOS
UNE	<V TO, n	V OH	Couper	Linéaire
B	V IL	Haut ≈ V OH	Saturation	Linéaire
C	V ème	V ème	Saturation	Saturation
ré	V IH	Faible ≈ V OL	Linéaire	Saturation
E	> (V DD + V TO, p )	V OL	Linéaire	Couper

Le VTC du CMOS est montré dans la figure ci-dessous -