Circuits numériques - Loquets
Il existe deux types d'éléments de mémoire en fonction du type de déclenchement adapté à son fonctionnement.
- Latches
- Flip-flops
Les verrous fonctionnent avec un signal d'activation, qui est level sensitive. Alors que les bascules sont sensibles aux bords. Nous discuterons des bascules dans le prochain chapitre. Parlons maintenant de SR Latch & D Latch un par un.
Loquet SR
SR Latch est également appelé Set Reset Latch. Ce verrou affecte les sorties tant que la validation, E est maintenue à '1'. lecircuit diagram de SR Latch est illustré dans la figure suivante.
Ce circuit a deux entrées S & R et deux sorties Q (t) & Q (t) '. leupper NOR gate a deux entrées R & complément de l'état présent, Q (t) 'et produit l'état suivant, Q (t + 1) lorsque activé, E est' 1 '.
De même, le lower NOR gate a deux entrées S & état présent, Q (t) et produit le complément de l'état suivant, Q (t + 1) 'quand activé, E est' 1 '.
Nous savons qu'un 2-input NOR gateproduit une sortie, qui est le complément d'une autre entrée lorsque l'une des entrées est «0». De même, il produit une sortie «0», lorsque l'une des entrées est «1».
Si S = 1, alors l'état suivant Q (t + 1) sera égal à «1» quel que soit l'état actuel, les valeurs Q (t).
Si R = 1, alors l'état suivant Q (t + 1) sera égal à «0» quel que soit l'état actuel, les valeurs Q (t).
A tout moment, seule de ces deux entrées doit être «1». Si les deux entrées sont égales à «1», la valeur de l'état suivant Q (t + 1) n'est pas définie.
Le tableau suivant montre les state table du verrou SR.
| S | R | Q (t + 1) |
|---|---|---|
| 0 | 0 | Q (t) |
| 0 | 1 | 0 |
| 1 | 0 | 1 |
| 1 | 1 | - |
Par conséquent, SR Latch exécute trois types de fonctions telles que Hold, Set & Reset en fonction des conditions d'entrée.
Loquet D
Il y a un inconvénient de SR Latch. C'est la valeur d'état suivante ne peut pas être prédite lorsque les deux entrées S & R sont une. Ainsi, nous pouvons surmonter cette difficulté par D Latch. Il est également appelé Data Latch. lecircuit diagram de D Latch est illustré dans la figure suivante.
Ce circuit a une seule entrée D et deux sorties Q (t) et Q (t) '. D Latch est obtenu à partir de SR Latch en plaçant un inverseur entre les entrées S amp; & R et connectez l'entrée D à S. Cela signifie que nous avons éliminé les combinaisons de S & R sont de même valeur.
Si D = 0 → S = 0 & R = 1, alors l'état suivant Q (t + 1) sera égal à '0' quel que soit l'état actuel, les valeurs de Q (t). Cela correspond à la deuxième ligne de la table d'état SR Latch.
Si D = 1 → S = 1 & R = 0, alors l'état suivant Q (t + 1) sera égal à «1» quel que soit l'état actuel, les valeurs de Q (t). Cela correspond à la troisième ligne de la table d'état SR Latch.
Le tableau suivant montre les state table du loquet D.
| ré | Q (t + 1) |
|---|---|
| 0 | 0 |
| 1 | 1 |
Par conséquent, D Latch Maintient les informations disponibles sur l'entrée de données, D. Cela signifie que la sortie de D Latch est sensible aux changements dans l'entrée, D tant que l'activation est High.
Dans ce chapitre, nous avons implémenté divers verrous en fournissant le couplage croisé entre les portes NOR. De même, vous pouvez implémenter ces verrous à l'aide de portes NAND.